Valeu, Carlos. Eu que te agradeço por acompanhar o canal. Abraço

Muito obrigado, Prof. Leandro. Que bom que gostou

Obrigado, Anselmo 😀

Valeu, Lucas. Fico feliz em saber que gostou dos vídeos

Acredito que esse diodo seria na mais que um conjunto de 5 a 6 diodos em série para uma maior tensão em um único emcapisulamento

Claro, Sergio. Fique a vontade para comentar aqui

Valeu, manow 👊👊

Ótima sugestão, Luiz. Vou anotar para vídeos futuros. Valeu

Muito obrigado, Marcelo. Respondendo a sua pergunta, o dead-time precisa ser grande o suficiente para garantir que um MOSFET vai bloquear antes do outro entrar em condução. Tipicamente, o atraso do bloqueio (Turn-off delay time) é bem maior que o atraso da entrada em condução (Turn-on delay time). Então, uma forma simplificada para definir o dead-time é somar o atraso de bloqueio máximo do MOSFET (td_off), com o tempo de descida (tf) mais o atraso máximo do gate-driver. Por fim, adote uma margem de 20% a 30%. Acontece que o resistor de gate influencia no tempo de chaveamento. Você pode projetá-lo considerando um rise time igual ao do data-sheet, mas o ideal é confirmar isso na prática antes de calcular o dead-time.

@@CaioMoraesEP Valeu caio muito obrigado pela resposta, o atraso máximo do gate driver é o Delay Matching ou oTurn-off propagation delay ??? obrigado!

@@Marcelo98_Nas É o turn-off propagation delay. Mas essa metodologia é bem conservadora, já que considera apenas o atraso de bloqueio de um dos MOSFETs. Acontece que enquanto um atrasa para bloquear, o outro também atrasa para entrar em condução. Então daria para descontar o turn-on delay. Ficaria assim: [(Tdoff_max - Tdon_min) + (Tpd_max - Tpd_min)], onde Tpd representa o propagation delay o driver.

Muito obrigado, Rafa 😬 Eu escrevi roteiro em dois ou três vídeos só. O resto foi improvisando em cima dos tópicos que eu queria abordar. Mas a sua sugestão é mt boa. Vou ver o que faço a respeito. Valeuu 👊👊

Pode sim. Só se atentar aos limites de tensão reversa e corrente direta, assim como nos convencionais