[Synthesis/STA] slack in Setup violation and slack in Hold Violation

Рет қаралды 30,067

4 жыл бұрын

Setup time equation and slack in Setup violation
Hold time equation and slack in Hold Violation
fix setup and hold violation
• [Synthesis/STA] fixing...

Пікірлер: 64

@TheYasaswy 3 жыл бұрын

Thank you for such a nice description. It does help in understanding of concepts and also for cracking interviews

@VLSI-learnings 3 жыл бұрын

Most welcome!

@saravanakumar7290 3 жыл бұрын

Great work brother! Not sure why those 5 who disliked, even this kind of academic videos. If they don't want to watch they can simply skip, instead of giving dislike.

@VLSI-learnings 3 жыл бұрын

Thank YOU

@swapnilvhatkar7753 2 жыл бұрын

Very informative, now I got a clear picture of difference between setup and hold violation.

@VLSI-learnings Жыл бұрын

Thank you

@A_yush_man 3 жыл бұрын

Your explanation leaves no room for doubt in a concept. Please keep going

@VLSI-learnings 3 жыл бұрын

thanks.. keep watching my videos

@vsgraju5650 2 жыл бұрын

Please explain why we actually need setup & hold times.. unless that is clear there will always be confusion !!

@GK-yr7sx 3 жыл бұрын

Clear explanation for setup and hold violations , Thanks sir

@VLSI-learnings 3 жыл бұрын

You are welcome

@shubhamnayak9369 3 жыл бұрын

U have talent to explain difficult concepts in simple words

@VLSI-learnings 3 жыл бұрын

Thank you

@RohitPatel-er3qw 6 ай бұрын

Good explanation Sir. Thank you very much for the session.

@VLSI-learnings 5 ай бұрын

You are most welcome

@thejeshvenkata8694 2 жыл бұрын

Awesome explanation, thanks

@VLSI-learnings 2 жыл бұрын

Thank you

@jayasameervarma5655 2 жыл бұрын

How will D1 change, if tcq+tpd of FlipFlop 1 is less than its hold time ? Please explain

@yashika7968 4 жыл бұрын

Amazing 👌😍

@VLSI-learnings 3 жыл бұрын

Thank you! Cheers!

@AliMuhammad-sm9hx Жыл бұрын

Excellent...

@VLSI-learnings Жыл бұрын

Thanks

@aswathyvasudev1772 3 жыл бұрын

Good explanation sir

@VLSI-learnings 3 жыл бұрын

Thanks

@pavanbhandari1177 3 жыл бұрын

Good one...

@VLSI-learnings 3 жыл бұрын

Thank you 🙂

@sugsatyam88 4 жыл бұрын

Thanku sir ...

@VLSI-learnings 3 жыл бұрын

Welcome

@akashwayal8797 3 жыл бұрын

this is by far the best video for setup and hold violations!

@VLSI-learnings 3 жыл бұрын

Thank you

@obtron 3 жыл бұрын

Sir for hold violation shouldn't we have to consider the Capture FF right? for eg: if tcq1 =2 ns, tpd= 3ns, and thold2 = 6ns before 6ns old data is overwritten by new data at (tcq1+tpd) 5ns so hold violation occurs for ff2.

@VLSI-learnings 3 жыл бұрын

ff2 hold will be calculated if ff3 involved

@rowdyboysking7794 Жыл бұрын

Good sir,do more videos sir

@VLSI-learnings Жыл бұрын

@sonalikasingh1395 3 жыл бұрын

Sir, the time between launch edge and capture edge is defined by our operating frequency right!? And therefore always 2nd edge of the clock has to be the capture edge ideally right!?

@VLSI-learnings 3 жыл бұрын

yes Sonalika.

@sonalikasingh1395 3 жыл бұрын

@@VLSI-learnings Thnku sir😊

@arunraju6875 3 жыл бұрын

Please do videos on latch based Timing.

@VLSI-learnings 3 жыл бұрын

@Vishal-ux2ro 2 жыл бұрын

if there is positive clock skew why holdtime increases

@priyankasuru2451 Жыл бұрын

Sir, if D2 changes at hold window of Launch Flop, How hold violation occurs ,we need to consider if there is change in D1 right?

@anands5543 3 жыл бұрын

Sir delay will vary for both setup and hold in library files ? Like min and max according to that tool will calculate setup and hold violation ?

@saivijayabhaskargade1528 3 жыл бұрын

setup value depends on transition time of data/clk to that flop from previous logic cell . it varies from flop to flop , based on transition time.

@VLSI-learnings 2 жыл бұрын

Yes ..

@radheshyamsharma8994 6 ай бұрын

sir at time frame 14:00 shouldnt it be 1ns < Total delay < (4ns-1ns) ?

@SatishSahuMKG 2 жыл бұрын

Hi Sir could you share the link of full watch list of STA

@jayanthilankala2504 2 жыл бұрын

thanks for the video. There is some disturbance in audio.

@VLSI-learnings Жыл бұрын

Welcome

@syedAli-kf6jx 2 жыл бұрын

Hi Sir , what can we do if the path is fully optimize , no scope of further optimization, how we can fix setup and hold with clock push and pull

@VLSI-learnings 2 жыл бұрын

How to fix setup violation in other vedios please go through that vedio

@kavitha-tn6fj Жыл бұрын

what type of mismatches we will get in simulation due to setup and hold violations?

@VLSI-learnings Жыл бұрын

setup and hold violations is exist in design In functional simulation we will not see any issue. In GLS you will see simulation mismatches

@taraldc 7 ай бұрын

Hi Sir.. There is a brightness variation in video recording, hence it is very difficult to watch, Can you please rerecord the contents.

@VLSI-learnings 5 ай бұрын

I will try my best

@seshadriy5133 3 жыл бұрын

Why setup will check next edge and hold will check same edge

@VLSI-learnings 3 жыл бұрын

Yes good question... see there video full then you will understand the question

@deepakm3029 3 жыл бұрын

Hold violation is not for FF1 it is for FF2!! (If it is for FF1 why would you add Tcombinational delay.)

@VLSI-learnings 3 жыл бұрын

ex FF1 hold window 1ns if clk-q delay is 0.5 and tcombo 0.2 ns then which flop is effected FF1 or FF2. draw the waveform and check

@deepakm3029 3 жыл бұрын

@@VLSI-learnings Yes Sir, wouldn't that be FF2!. Sir if it was for FF1 then why would Tcomb will be there in the equation(consideration) at all (I mean how can change in Tcomb effect hold time of FF1 at all)!

@VLSI-learnings 3 жыл бұрын

@@deepakm3029 1st you asked about "Hold violation is not for FF1 it is for FF2!! " I clarify that hold violation in FF1 not FF2. 2nd point " how can change in Tcomb effect hold time of FF1" hold time of any flop is fixed as per technology library . it that hold window time data must be stable . above example i provided it will cause hold violation in FF1.

@deepakm3029 3 жыл бұрын

@@VLSI-learnings Thank You Sir!

@Naveenkumar-mj8eh 2 жыл бұрын

Sir everything is good but ur camera is many times going to focus u thats y it is shaking screen every second that is not good to see else concept is good

@VLSI-learnings 2 жыл бұрын

I will do my best ..next time