Небольшое добавление по поводу FCLK и HCLK: FCLK это независимо работающая версия HCLK, то есть тактирование по этой линии не прекращается при переходе в режим сна. Эта линия нужна, чтобы обрабатывать события в режиме сна и будить ядро (так как тактирование ядра идет от линии HCLK) Это не совсем очевидно исходя из диаграммы (где показано, что FCLK выходит из HCLK), но тем не менее так и есть.

Понятное объяснение Спасибо за материал!

Хороший урок, эта тема раньше практически не встречалась

Привет! В каком файле определена функция delay()? Или её руками надо написать через счётчик SysTick?

Добрый день. Почему если не включать и не настраивать HSE и PLL, то регистры HSERDY и PLLRDY всегда стоят в 1, а не в 0? Хотя вроде логично, что они должны быть выставлены в 0, что вроде и показано в RCC register map? Или они становятся в значение 0 только когда например HSE перестает работать и мк автоматически переключается на HSI? Но тогда посему в RCC register map изначально указанно значение 0 данных регистров?

Нашёл. LL функция задержки пишется как LL_mDelay(1000);

А как схематически и электрически связан таковый сигнал с сигналами передачи данных?То есть где , в какой части заканчивается тактирование и начинается работа микроконтроллера ? Где это соприкосновение ? Как организовано электрически тактирование на схемах видео не понять , но мне кажется что этот узел находится на транзисторе . Тогда тактирование это подключение к базе или GATE на полярном транзисторе . Эти логические транзисторы объединены в структуры где единицы и нуля превращаются в коды , потом они шифруются или дешифруются . В общем этой части нет в этом уроке

4:11 "Частота обязательно делиться на два" - обманываете вы не обязательно. "Частота RC - сильно плавает", насколько сильно и для чего это важно. Ну плавает и плавает и что с того?

Я думаю человеческая глупость🆔))) _****